AMD presenterar Zen 6 med högre takter och IPC-vinster

AMD har avslöjat tekniska detaljer kring sin kommande Zen 6-arkitektur, som kommer att ligga till grund för nästa generation EPYC-serverprocessorer och framtida Ryzen-chip. Enligt bolaget innebär arkitekturen ett betydande prestandahopp med upp till 31 procent högre instruktioner per klockcykel (IPC) för AI-relaterade arbetsbelastningar samt ökade klockfrekvenser.

Vad som hände

Under ett evenemang i Las Vegas presenterade AMD de arkitektoniska ändringarna som möjliggör höga prestandanivåer. Företaget uppger en genomsnittlig IPC-vinst på 27 procent över Zen 5 för blandade moln- och serveruppgifter, medan specifika AI-arbetsbelastningar kan se vinster på 31 procent The Register.

Liksom tidigare generationer delas Zen 6 upp i två varianter: den frekvensoptimerade Zen 6 och den täthetsfokuserade Zen 6c. Den standardiserade Zen 6-kärnan är designad för att nå klockfrekvenser mellan 4,1 och 5,3 GHz. Zen 6c-varianten, som fokuserar på att få plats med fler kärnor per ytenhet, har lägre takter men delar samma instruktionssättning (ISA) med sin högpresterande motsvarighet. Detta innebär att mjukvara inte behöver optimeras specifikt för den ena eller andra kärntypen, något som skiljer sig från Intels strategi med separata prestanda- och effektivitetskärnor.

Arkitektoniska justeringar

Enligt Mike Clark, en av arkitekterna bakom Zen-serien, är förbättringarna delvis subtila men effektiva. En viktig ändring gjordes i frontenden där Zen 5:s dubbla främnde hade svårigheter med komplexa arbetsbelastningar. Zen 6 hanterar dessa bättre genom justeringar som inte syns tydligt i blockdiagrammen men som Clark beskriver som en "stor hävstång" för prestanda.

Schemaläggaren (scheduler) i den ur-ordningskörande pipeline:n har också anpassats. Zen 6c har djupare köer för att hantera arbetsbelastningar med högre latens, medan Zen 6:s shallower queue möjliggör högre klockfrekvenser vid lägre strömförbrukning. På baksidan (backend) har AMD gjort justeringar som gynnar vektorintensiva uppgifter, inklusive AI.

En märkbar förbättring är stödet för AVX-laddningar. Zen 6 kan utföra fyra AVX2- eller två AVX-512-laddningar per cykel. Även om detta inte direkt ökar AVX-512-prestandan mycket, fördubblas genomströmningen för äldre applikationer som endast använder AVX2, vilket är vanligt på PC-plattformar där Intel saknar AVX-512-stöd.

AI och minne

För AI-arbetsbelastningar introduceras nativt stöd för FP16-datatyper. Tidigare krävdes att data fyllde ut till FP32, vilket mindrade fördelarna med lägre precision. Dessutom har antalet VNNI-INT8-rör dubblats från två till fyra, vilket enligt AMD effektivt fördubblar genomströmningen för kompatibla arbetsbelastningar.

När det gäller cache-hierarkin har AMD åtgärdat en asymmetri som fanns i tidigare generationer. Med Zen 6 och Zen 6c är L3-cacheminnet per kärna konstant på 4 MB, oavsett om man väljer den frekvens- eller täthetsfokuserade varianten. Detta förenklar optimeringen av mjukvarustapel eftersom användare slipper hantera olika cache-strukturer beroende på vilken kärntyp som används.

De nya EPYC-processorer baserade på Zen 6, med kodnamnet Venice, kommer att erbjuda upp till 96 standard Zen 6-kärnor eller 256 Zen 6c-kärnor per processor. AMD räknar med att tekniken även ska flöda över till konsumentmarknaden i framtida Ryzen-processorer, där ökade klockfrekvenser förväntas ses på klientplattformarna.